

KOREAN PATENT ABSTRACTS (KR)

Document Code: A

(11) Publication No.: 1998-42245

(43) Publication Date: 19980817

(21) Application No.: 1997-58955

(22) Application Date: 19971110

(51) IPC Code: G09G 3/36

(71) Applicant(s): FUJITSU LTD.

(72) Inventor(s): GWENN TANNIYAN
OTSUKA AKIRA

(30) Priority: 298736 19961111 JP

(54) Title of Invention:

AC TYPE PDP DRIVE METHOD

(57) ABSTRACT

PURPOSE: To uniformly charge all cells irrespective of the presence of remaining of wall charges in an overall writing process.

CONSTITUTION: Before the overall writing process that a wiring voltage exceeding a discharge start voltage V_{fXY} is applied to all cells constituting a screen, and the discharge are caused in all cells, and the wall charges are charged, by applying an auxiliary writing voltage V_w lower than the discharge start voltage V_{fXY} and with the same polarity as the writing voltage to all cells, a write preparatory process causing the discharge $ES1$ in a charged cell $C1$ that the wall charge exists before its appellation and inverting the polarity of the wall charge is integrated, and the writing voltage V_w is applied to the charged cell $C1$ in the period when space charges caused by the discharge $ES1$ responding to the application of the auxiliary writing voltage V_w .

BEST AVAILABLE COPY

**(19) 대한민국특허청(KR,
(12) 공개특허공보(A)**

**(51) Int. Cl.
G09G 3/36**

**(11) 공개번호
(43) 공개일자**

**특1998-042245
1998년08월17일**

(21) 출원번호	특1997-058955
(22) 출원일자	1997년11월10일
(30) 우선권주장	298736 1996년11월11일 일본(JP)
(71) 출원인	후지쓰가부시끼가이샤, 세끼자와다다시 일본 일본국 가나가와켄 가와사키시 나가하라구 가미고다나카 4-1-1
(72) 발명자	구엔탄난 일본 일본국 가나가와켄 가와사키시 나가하라구 가미고다나카 4-1-1 후지쓰 가부시끼가이샤 내 오쓰까아끼라 일본 일본국 가나가와켄 가와사키시 나가하라구 가미고다나카 4-1-1 후지쓰 가부시끼가이샤 내
(74) 대리인	문기상 조기호
(77) 심사청구	있음
(54) 출원명	AC형 PDP의 구동방법

요약

전면 기입 과정에서 벽전하의 잔존 유무에 관계없이 모든 셀을 균등하게 대전시키는 것을 목적으로 한다.

)을 초과하는 기입 전압을 인가하고, 모든 셀에서 방전을 발생시켜 벽전하를 대전시키는 전면 기입 과정전에 모든 셀에)보다 낮은 기입 전압과 동극성의 보조 기입 전압(Vv)을 인가함으로써 그 인가 전에 벽전하가 존재한 대전 셀(C1)에서 방전(ES1)을 발생시켜 벽전하의 극성을 반전 시키는 기입준비 과정을 행하고, 기입 전압(Vw)의 인가를 대전 셀(C1)에 보조 기입 전압(Vv)의 인가에 호응한 방전(ES1)으로 발생한 공간 전하가 잔존하고 있는 기간내에서 행한다.

대표도

도4a

명세서

도면의 간단한 설명

도1은 본 발명에 의한 PDP의 내부 구조를 나타낸 사시도.

도2는 필드 구성도.

도3은 제1 실시 형태에 의한 구동방법에 있어서의 인가 전압의 파형도.

도4는 기입 준비 과정에 있어서의 대전 상태의 추이를 나타낸 도면.

도5는 전면 기입 과정에 있어서의 대전 상태의 추이를 나타낸 도면.

도6은 전면 기입 과정에 있어서의 방전 강도의 균일화의 원리도.

도7은 전면 기입 과정에 있어서의 발광 강도를 나타낸 그래프.

도8은 제2 실시 형태에 의한 구동 방법에 있어서의 인가 전압의 파형도.

도9는 제3 실시 형태에 의한 구동 방법에 있어서의 인가 전압의 파형도.

도10은 종래의 셀간의 발광 강도의 차이를 나타낸 그래프.

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 AC형 플라즈마 디스플레이 패널(PDP : Plasma Display Panel)의 구동방법에 관한 것이다.

최근 PDP는 액정 디바이스 보다도 동화면 표시에 적합하므로 컬러표시가 실용화되는 경향이고, 텔레비전 영상이나 컴퓨터의 모니터등의 용도로 널리 사용되고 있다. 또 하이비전용의 대화면 플랫형 디바이스로서 주목받고 있다. 이와같은 상황에서 더 고품위의 표시 실현에 맞추어 구동방법의 개발이 진행되고 있다.

표시소자인 셀의 집합에 의해서 화면(스크린)이 구성되는 매트릭스 표시 형식의 PDP에서 셀의 점등상태의 유지(서스테인)로 메모리 기능이 이용되고 있다. AC형 PDP는 주 전극쌍을 유전체로 피복함으로써 구조적으로 메모리 기능을 갖도록 구성되어 있다. 이 종류의 PDP에 의한 표시시에는 라인 순차의 화면 주사를 행하여 표시 내용에 따른 대전 상태를 형성하는 어드레싱을 행하고, 그 후에 모든 셀에 대해서 공통으로 교번 극성의 서스테인 전극을 인가한다. 예를 들어 기입 어드레스 형식의 경우에는 어드레싱 기간에 있어서, 각 라인의 셀에 대하여 어드레스 방전을 발생시키기 위한 전압을 선택적으로 인가하여 소정셀의 유전체를 대전시킨다. 서스테인 기간에서는 그 개시 시점에서 소정의 벽전하가 존재한 셀에만 서스테인 전압의 인가마다 방전이 발생한다. 이것은 서스테인 전압 즉 서스테인 펄스의 파고치가 방전개시 전압보다 낮은 값으로 설정되고, 벽전하에 의한 전압(벽전하)이 서스테인 전압으로 가한 셀에서만 실효전압(셀전압 이라고도 함)이 방전 개시 전압을 초과하기 때문이다. 서스테인 전압의 인가의 주기를 단축하면 외관상 연속된 발광(점등상태)을 얻는다. 서스테인 전압의 주파수를 일정하게 한 경우 휘도는 서스테인 기간의 길이에 의존한다.

통상 표시내용은 정기적으로 갱신된다. 예를들어 텔레비전 화상을 표시하는 경우에는 1초간에 K×k회(K : 프레임 수, k : 계조 표시를 위한 프레임 분할 수)의 어드레싱이 행해진다. 표시 내용을 갱신할 때에는 AC형 PDP에서는 이전의 표시 영향을 방지하기 위해서 새로운 대전상태의 형성에 앞서 모든 셀의 전하를 균등화할 필요가 있다. 이 균등화는 방전개시 전압을 초과하는 파고치의 리셋 펄스(기입 전압)를 모든 셀에 대해서 일제히 인가하는 전면 기입 동작에 의해서 실현된다. 리셋 펄스의 전단에서 방전이 발생하고, 각 셀 내의 유전체에 서스테인시 보다도 대량의 벽전하가 대전된다. 이 방전에서 발생한 벽전하와 기입 전압의 상쇄에 의해서 실효전압이 저하하여 방전이 저하한다. 이 후에 기입 전압의 인가가 종료한 시점(리셋 펄스의 후단)에서 벽전하만에 의한 소위 자기 방전이 발생하여, 거의 벽전하가 중화되어 소실된다. 즉 화면의 전체에 걸쳐서 유전체가 거의 비 대전상태가 된다.

발명이 이루고자 하는 기술적 과제

상술한 전면 기입 동작에 의해서 얻도록 하는 상태는 화면의 전체가 균등하게 대전된 상태이다. 그러나 종래에는 기입 전압의 인가 시점에서 벽전하가 잔존하는 셀과 실질적으로 벽전하가 잔존하지 않는 셀 사이에서 방전강도에 차이가 발생하고, 그 때문에 화면의 대전이 균등하게 되지 않는다는 문제가 있다. 즉 각 회의 표시내용의 갱신시에 있어서, 그 하나의 전의 갱신에서 비발광이 설정된 셀(이것을 비대전 셀이라 함)은 실질적으로 비대전 상태인데 대하여 발광이 설정된 셀(이것을 대전셀이라 함)에는 벽전하가 잔존하고 있다. 따라서 대전 셀에서는 벽전하가 기입 전압에 가해져 실효전압이 높아지고, 비대전 셀 보다도 강한 방전이 발생하여 대전량이 많아지게 된다. 또 기입 전압의 극성을 반전시키면 벽전압 만큼 실효전압이 기입 전압 보다 낮아지고, 대전 셀의 방전 강도가 비대전 셀 보다도 작아진다.

도10은 종래의 셀간의 발광 강도의 차이를 나타낸 그래프이다. 횡축의 눈금은 기입 전압의 인가 시점(인가 펄스의 전단)으로 부터의 경과시간을 나타내고 있다. 도10과 같이 대전 셀의 발광 강도(실선)의 피크치는 비대전 셀의 발광강도(쇄선)의 피크치의 약 7배이다. 방전 강도가 클수록 발광 강도도 커지므로 도10에서 대전 셀의 방전 강도가 비대전 셀에 비해서 대폭적으로 커짐을 알 수 있다.

전면 기입 동작에 있어서의 방전이 과대하면, 셀내의 대전 범위가 필요이상으로 확대되고 그 후에 자기방전이 발생해도 벽전하가 완전히 소실되지는 않는다. 역으로 방전이 과소하면 대전량이 부족하여 자기 방전이 발생하지 않고, 벽전하가 그대로 남는다. 이로부터 자기 방전에서 화면 전체를 비대전 상태로 한 후에 어드레싱을 행하는 기입 어드레스 형식의 구동 시퀀스를 채용하는 경우에는 어드레싱의 신뢰성을 확보하기 위해서 전면 기입 동작에 의해서 모든 셀에 균등하게 적당량의 벽전하를 대전시킬 필요가 있다. 또 어드레스 방전에 의해서 벽전하를 선택적으로 소거하는 소거 어드레스 형식의 구동 시퀀스를 채용하는 경우에도 모든 셀에 균등하게 적당량의 벽전하를 대전시킬 필요가 있다.

또 모든 셀에 기입 전압을 인가하지 않고, 대전 셀만에 선택적으로 구동 전압을 인가하여 소거 방전을 발생시킴을 생각할 수 있다. 그러나 대전의 산포가 있으므로 자기 방전에 의하지 않고 벽전하를 소거함은 곤란하다. 또 하나의 화상 표시에 대해서 화상을 기입하기 위한 어드레싱과 화상을 소거하기 위한 어드레싱을 행함으로써 화면 주사의 소요시간이 2배에 달하므로 자연적인 움직임의 동화상 표시나 다계조 표시를 할 수 없게 된다. 즉 실사용에 있어서, 전면 기입 동작은 불가결하다.

본 발명은 전면 기입 과정에서 벽전하의 잔존 유무에 관계없이 모든 셀을 균등하게 대전 시킴으로서 산란이 없는 고품위의 표시를 실현시킴을 목적으로 한다.

발명의 구성 및 작용

장류하는 벽전하를 이용하여 대전 셀 안에서 방전을 발생시키고, 다시 벽전하를 대전 시킨다. 방전의 전후에서 벽전하의 극성은 반전된다. 방전공간에 충분한 부유전하(공간전하)가 존재하는 $20\mu s$ 정도의 기간내에 방전후의 벽전압이 실효전압을 인하하도록 극성을 설정한 기입 전압을, 대전 셀 및 비대전 셀에 대해서 인가한다. 비대전 셀에서는 기입 전압과 같은 실효전압이 가해져, 소정강도의 방전이 일어난다. 한편 대전 셀에서는 실효전압이 기입 전압 보다 낮고, 공간 전하에 의한 플라이밍 효과로 방전 개시 전압이 하락하므로, 실효전압의 저하 분과 플라이밍 효과가 상쇄되어 결과적으로 비대전 셀과 같은 정도의 강도의 방전이 발생한다. 인가전압의 조건을 적절하게 설정함으로써 방전강도를 균등화 할 수 있다. 방전강도에 차이가 없으면 대전량은 균등하게 된다.

청구항 1의 발명의 방법은 화면을 구성하는 모든 셀에 대해서 방전 개시 전압을 초과하는 기입 전압을 인가하고, 상기 모든 셀에서 방전을 발생시켜 벽전하를 대전시키는 전면 기입 과정을 포함하는 AC형 PDP의 구동방법으로서, 상기 전면 기입 과정 전에 상기 모든 셀에 대해서 방전 개시 전압보다 낮고 또 상기 기입 전압과 동극성의 보조 기입 전압을 인가함으로써 그 인가 전에 벽전하가 존재한 셀인 대전 셀에서 방전을 발생시켜 상기 대전 셀의 벽전하의 극성을 반전시키는 기입 준비과정을 행하고, 상기 전면 기입 과정에 있어서의 상기 기입 전압의 인가를 상기 대전 셀에 상기 보조 기입 전압의 인가에 호응한 방전으로 발생한 공간 전하가 잔존하고 있는 기간 내에 행하는 것이다.

청구항 2의 발명의 방법은 화면을 구성하는 모든 셀에서 자기 방전을 발생시켜 상기 화면의 대전 상태를 균등화 하는 리셋 과정과, 표시 내용에 따른 특정의 셀에 벽전하를 대전 시키는 어드레싱 과정과, 방전 개시 전압보다 낮은 파고치의 서스테인 펄스를 인가하여 표시 내용을 유지하는 서스테인 과정을 반복하는 AC형 PDP의 구동방법이고, 상기 리셋 과정에 있어서 상기 모든 셀에 대해서 방전개시 전압보다 낮은 보조 기입 전압을 인가함으로써 그 인가전에 벽전하가 존재하는 셀인 대전 셀에서 방전을 발생시켜 상기 대전 셀의 벽전압의 극성을 반전시키고, 상기 대전 셀에 상기 보조 기입 전압의 인가에 호응한 방전에서 발생한 공간전하가 잔존하고 있는 기간내에 상기 모든 셀에 대해서 방전 개시 전압을 초과하고 또 상기 보조 기입 전압과 동 극성의 기입 전압을 인가하여, 상기 모든 셀에서 방전을 발생시켜 상기 자기 방전에 적합한 량의 벽전하를 대전시키는 것이다.

청구항 3의 발명의 방법은 상기 보조 기입 전압의 인가로부터 상기 기입 전압의 인가까지의 시간 간격을 10 내지 $20\mu s$ 로 하는 것이다.

청구항 4의 발명의 방법은 상기 보조 기입 전압으로서 파고치가 상기 서스테인 펄스와 동일하고, 또 펄스폭이 상기 서스테인 펄스보다 짧은 전압 펄스를 인가하는 것이다.

청구항 5의 발명의 방법은 상기 보조 기입 전압으로서 파고치가 상기 서스테인 펄스 보다 낮고, 또 펄스 폭이 상기 서스테인 펄스 보다 긴 전압 펄스를 인가하는 것이다.

청구항 6의 발명의 방법은 상기 보조 기입 전압으로서 상기 서스테인 펄스 보다도 펄스 폭이 길고 또 상기 전단축의 전압의 추이가 완만한 둔파상 전압펄스를 인가하는 것이다.

(발명의 실시 형태)

도1은 발명에 의한 PDP의 내부 구조를 나타낸 사시도 이다.

예시의 PDP(1)는 3전극 구조의 면방전 형식의 AC형 PDP 이다. 전면측의 유리기판(11)의 내면에 매트릭스 표시의 라인(L) 마다 한쌍의 서스테인 전극(X, Y)이 배열되어 있다. 서스테인 전극(X, Y)은 각각 투명 도전막(41)과 금속막(42)으로 되고, AC구동을 위한 유전체층(17)으로 피복되어 있다. 유전체층(17)의 표면에는 MgO로 된 보호막(18)이 증착되어 있다. 배면측의 유리 기판(21)의 내면에는 하지층(22), 열 선택을 위한 어드레스 전극(A), 절연층(24), 셀을 획정하기 위한 격벽(29) 및 칼라 표시를 위한 3색(R, G, B)의 형광체층(28R, 28G, 28B)이 설비되어 있다. 각 격벽(29)은 평면에서 보아 직선상이다. 이들 격벽(29)에 의해서 방전공간(30)이 라인 방향으로 서브픽셀 마다 구획되고, 또 방전공간(30) 사이 치수가 일정치(예를들면 $150\mu m$)로 규정되어 있다. 방전공간(30)에는 네온에 크세논을 혼합한 페닝가스(penning gas)가 충전되어 있다. 표시 픽셀(화소)는 라인 방향으로 나란한 3개의 서브픽셀로 된다. 격벽(29)의 배치 패턴이 스트라이프 패턴 이므로 방전 공간(30)중의 각열에 대응한 부분은 전 라인(L)에 걸쳐서 열방향으로 연속되어 있다. 각 열내의 서브픽셀의 발광색은 동일하다. 각 서브 픽셀의 범위내의 구조체가 셀(표시소자)이고, 화면(SC)는 셀의 집합에 의해서 구성되어 있다. 화면(SC)의 사양은 표1과 같다.

PDP(1)에서는 각 서브 픽셀의 발광의 선택(어드레싱)에 어드레스 전극(A)과 서스테인 전극(Y)이 사용된다. 즉 m개(m은 라인수)의 서스테인 전극(Y)에 대해서 1개씩 순차로 스캔 펄스를 인가함으로써 화면 주사(라인 선택)가 행해지고, 서스테인 전극(Y)과 표시 내용에 따라서 선택된 어드레스 전극(A)의 사이에서의 대향 방전에 의해서 라인(L)마다 소정의 대전 상태가 형성된다. 또 서스테인 전극(X)은 형성 단계에서 미리 기판상에서 접속전극에 의해서 공통 접속되거나 또는 외부 접속용의 플렉시블 케이블에 의해서 공통 접속되고, 외부의 구동회로에 접속되어 있다. 어드레싱 후에 서스테인 전극(X)과 서스테인 전극(Y)으로 교대로 소정 파고치(V_s)의 서스테인 펄스를 인가 하면, 어드레싱 종료 시점에서 소정량의 벽전하가 존재한 셀에서 면방전(서스테인 방전)이 발생한다. 대향 방전은 기판 쌍의 대향 방향으로 전하가 이동하는 것이고, 면 방전은 기판면에 따른 방향으로 전하가 이동하는 것이다. 면방전에서 발생한 자외선에 의해서 형광체층(28R, 28G, 28B)이 국부적으로 여기되어 발광한다. 발광한 가시광중 유리기관(11)을 투과하는 광이 표시에 기여한다. 이하 PDP(1)의 구동방법을 더 상세히 설명한다.

도2는 필드 구성도이다. 여기에서는 텔레비전과 같이 1프레임을 복수의 필드로 분할 하는 인터레이스 형식으로 주사된 화상을 재생하는 것이다.

256 계조 표시를 행하는 경우에 하나의 필드(f)를 8개의 서브필드(sf1, sf2, sf3, ..., sf8)로 분할 한다(이하 이들을 구별하지 않고 서브 필드(sf)라 함). 각 서브필드(sf)의 표시 기간은 리셋기간(TR), 어드레스 기간(TA) 및 서스테인 기간(ST)으로 된다. 각 서브필드(sf)에 있어서 휘도의 상대 비율이 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128이 되도록 웨이팅(weighting)하며, 각 서브 필드(sf)의 서스테인 기간(TS)의 발광 회수를 설정한다. 각 서브 필드(sf)는 하나의 계조 레벨의 화상이다. 또 서브필드의 웨이트 크기 순(올림 순서 또는 내림 순서)으로 할 필요는 없다. 예를 들어 웨이트가 큰 서브 필드를 필드 중간에 배치하여 최적화함이 알려져 있다.

도3은 제1 실시형태에 의한 구동방법의 인가 전압의 파형도이다.

각 서브 필드(sf)의 표시기간 중의 리셋 기간(TR)은 그 이전의 점등 상태의 영향을 방지하기 위해서 화면 전체를 비대전 상태로 하는 기간이다. 이 리셋 기간(TR)에 있어서 본 발명에 고유의 구동 제어가 행해진다. 즉 자기 방전에 필요한 벽전하를 대전 시키는 전면 기입 과정에 앞서 대전 셀만에서 방전을 발생시키는 기입 준비과정을 행한다. 구체적으로는 면 방전 개시 전압보다 낮은 파고치(V_v)(예를 들어 170V)의 정극성의 보조 기입 펄스(P_v)를 서스테인 전극(X)에 인가한다. 그 후에 보조 기입 펄스(P_v)에 의한 방전에서 발생한 공간 전하가 충분히 잔존하는 20 μ s 정도의 기간 내에 전면 기입 과정을 행한다. 이 예에서는 전면 기입 과정으로서 서스테인 전극(X, Y) 사이의 상대 구동전압(바이어스 전위차(V_w))가 면 방전 개시 전압보다 충분히 높아지도록 서스테인 전극(X)에 파고치(V_s)의 정극성의 기입 펄스(P_{wx})를 인가하고, 동시에 서스테인 전극(Y)에 파고치(V_s)의 부극성의 기입 펄스(P_{wy})를 인가한다. 더하여 면방전의 트리거로서의 대향 방전을 발생시키기 위해서 어드레스 전극(A)에 파고치(V_{aw})(예를 들어 60V)의 정극성의 기입 펄스(P_{wa})를 인가한다. 이와 같은 기입 준비과정 및 전면 기입과정을 포함한 리셋 과정의 작용은 후술한다.

어드레스 기간(TA)은 라인 순차의 어드레싱을 행하는 기간이다. 서스테인 전극(X)을 접지전위에 대해서 정극성(V_{ax})(예를 들어 55V)으로 바이어스하고, 전 서스테인 전극(Y)을 부전위(V_{sc})(예를 들어 -70V)로 바이어스 한다. 이 상태에서 선도의 라인부터 1라인씩 순차로 각 라인을 선택하고, 서스테인 전극(Y)에 부극성의 스캔 펄스(P_y)를 인가한다. 선택된 라인의 서스테인 전극(Y)의 전위는 일시적으로 부전위(V_y)(예를 들어 -170V)로 바이어스 된다. 라인의 선택과 동시에 발광될 셀에 대응한 어드레스 전극(A)에 대해서 파고치(V_a)(예를 들어 60V)의 정극성의 어드레스 펄스(P_a)를 인가한다. 선택된 라인 중의 어드레스 펄스(P_a)가 인가 된 셀에 있어서, 서스테인 전극(Y)과 어드레스 전극(A) 사이에서 어드레스 방전이 일어난다. 서스테인 전극(X)이 어드레스 펄스(P_a)와 동극성의 전위로 바이어스 되어 있으므로 그 바이어스로 어드레스 펄스(P_a)가 소멸되고, 서스테인 전극(X)과 어드레스 전극(A)의 사이에서는 방전이 일어나지 않는다. 또 서스테인 전극(X)의 바이어스 전위(V_{ax})는 라인 내의 비 선택셀의 대전을 방지하기 위해서 서스테인 전극(X)과 서스테인 전극(Y)보다 낮도록 설정되어 있다. 이 전압(V_f : xy

서스테인 기간(TS)은 계조 레벨에 따른 휘도를 확보하기 위해서 어드레싱에 의해서 설정된 발광 상태를 유지하는 기간이다. 대향 방전을 방지하기 위해서 전 어드레스 전극(A)을 정극성의 전위(예를 들어 $V_s/2$)로 바이어스 하고, 최초로 전 서스테인 전극(Y)에 파고치(V_s)의 정극성의 서스테인 펄스(P_s)를 인가한다. 그 후에 서스테인 전극(X)과 서스테인 전극(Y)에 대해서 교대로 서스테인 펄스(P_s)를 인가한다. 서스테인 펄스(P_s)의 인가마다 어드레스 기간(TA)에 대전된 셀에서 면방전이 발생하여 벽전하의 극성이 반전한다. 최종의 서스테인 펄스(P_s)는 서스테인 전극(Y)에 인가된다.

도4는 기입 준비과정의 대전 상태의 추이를 나타낸 도면이다.

도4(a)와 같은 보조 기입 전압(V_v)의 인가의 직전에서는 앞의 서브필드의 서스테인 기간에 발광한 셀인 대전 셀(C1)에는 벽전하가 존재하고, 기타의 셀인 비대전 셀(C2)에는 실질적으로 벽전하가 존재하지 않는다. 대전 셀(C1)에 있어서, 서스테인 전극(X) 측의 벽전하는 정극성이고, 서스테인 전극(Y)의 벽전하는 부전하이다. 즉 서스테인 전극(Y) 측을 기준 전위로 하면 벽전압은 정극성이다.

대전 셀(C1)과 비대전 셀(C2)를 구별하지 않고 모든 셀에 보조 기입 전압(V_v)을 인가하면, 보조 기입 전압(V_v)이 면방전 개시 전압(V_f : xy

) 보다도 낮으므로 도4(b)와 같이 대전 셀(C1)만에서 면방전(ES1)이 발생한다. 서스테인 전압(Vs)과 동일하게 방전의 유무의 자기 선택이 행해진다. 면방전(ES1)에 의해서 새로이 발생한 벽전하의 양은 보조 기입 전압(Vv)의 인가 시간(펄스폭)(ta)에 의존한다. 인가시간(펄스폭)(ta)의 실용범위는 1~3μs 이다. 또 보조 기입 전압(Vv)을 서스테인 전압(Vs)과 동일한 값으로 함으로서 전원의 공통에 의한 구동 회로 구성의 간단화를 도모할 수 있다. Vv=Vs로 한 경우에는 펄스폭(ta)를 서스테인 펄스(Ps)보다 짧게 한다.

면방전(ES1)에 의해서 대전 셀(C1)에 있어서의 벽전압의 극성이 반전된다. 즉 도4(c)와 같은 서스테인 전극(X)측에 부전하가 대전되고, 서스테인 전극(Y) 측에 정전하가 대전된다. 또 면방전(ES1)의 정지 시점으로부터 경과시간이 20μs정도 이내이면, 대전 셀(C1)에 충분한 양의 공간전하가 잔류되어 있다.

도5는 전면 기입 과정에 있어서의 대전상태의 추이를 나타낸 도면이다.

) 보다 높은 기입 전압(극성은 보조 기입 전압과 동일함)(Vw)을 서스테인 전극 쌍에 대해서 인가하면, 도5(a)와 같이 대전 셀(C1) 및 비대전 셀(C2)의 양쪽에서 면방전(ES2)이 발생한다. 이때 보조 기입 전압(Vv)의 인가 종료 시점에서 기입 전압(Vw)을 인가할 때 까지의 시간(펄스 간격)(tb)을 20μs 이하로 하면, 대전 셀(C1)에서의 방전으로 플라이밍 효과를 이용할 수 있다. 단 시간(tb)을 극단으로 짧게 하면, 면방전(ES2)이 발생하지 않는다. 펄스 간격(tb)의 실용범위는 10~20μs이다.

도5(b)에 나타낸 바와같이 면방전(ES2)에 의해서 대전 셀(C1) 및 비대전 셀(C2)에 서스테인시 보다도 다량의 벽전하가 대전된다. 대전량은 면방전(ES2)의 강도에 의존한다.

기입 전압(Vw)의 인가를 종료하면, 도5(c)와 같이 대전 셀(C1) 및 비대전 셀(C2)에 있어서 자기 방전(ES3)가 발생한다. 자기방전(ES3)에 의해서 벽전하가 소실하여 화면(SC)의 전체가 비대전 상태가 된다.

도6은 전면 기입 과정에 있어서의 방전강도의 균일화의 원리도이다.

기입 전압(Vw)의 인가 시점에서 대전 셀(C1)에는 벽전하가 존재한다(도4(c)참조). 이 때문에 대전 셀(C1)에 있어서의 (대전 셀(C1) 보다 높음)의 차에 따른 강도의 면방전이 발생한다. 셀(C2)에서는 실효전압(Veff) 2시전압(Vf) XY

보조 기입 전압(Vv)에 의한 대전량, 및 기입 전압(Vw)의 인가 타이밍을 최적화 함으로서 대전 셀(C1)과 비대전 셀(C2) 사이의 방전강도의 차이를 가급적으로 저감할 수 있다.

도7은 전면 기입 과정에 있어서의 발광 강도를 나타낸 그래프이다. 도7의 예에 있어서의 구동조건은 표2와 같다.

도7에 있어서 대전 셀(C1)의 발광 강도(실선)의 피크치는 비대전 셀(C2)의 발광강도(쇄선)의 피크치의 1.6배 정도이다. 도7과 도10의 비교에서 명백한 바와같이 본 발명을 적용함으로서 대전 셀(C1)과 비대전 셀(C2) 사이의 방전강도의 균등화를 도모할 수 있다.

)

도8은 제2 실시 형태에 의한 구동방법에 있어서의 인가 전압의 파형도이고, 도9는 제3실시형태에 의한 구동방법에 있어서의 인가전압의 파형도 이다. 이들 도면에 있어서 도3에 대응하는 펄스에는 동일한 부호를 붙이고 있다.

Pwy)를 인가하는 전면 기입 과정에 앞서 펄스폭(ta)이 서스테인 펄스(Ps)보다 긴 정극성의 보조 기입 펄스(Pv2)를 서스테인 전극(X)에 인가하는 것이다. 보조 기입 펄스(Pv2)의 파고치는 서스테인 전압(Vs)보다 20~50V 정도 낮은 값으로 설정한다. 펄스폭(ta)을 길게 함으로서 짧은 경우보다 확실하게 방전이 발생한다. 즉 기입 준비 과정의 신뢰성을 높일 수 있다. 펄스폭(ta)의 실용범위는 10~20μs이다.

도9의 구동방법은 리셋 기간(TR)에 있어서, 기입 펄스(Pwx, Pwy)를 인가하는 전면 기입 과정에 앞서 펄스폭(ta)이 서스테인 펄스(Ps)보다 길고 또 상승이 완만한 정극성의 보조 기입 펄스(Pv3)를 서스테인 전극(X)에 인가하는 것이다. 보조 기입 펄스(Pv3)의 파고치는 서스테인 전압(Vs)과 동일한 값이 된다. 상승이 완만하면, 실효전압이 서서히 상승하여 방전 개시 전압에 도달한 시점에서 방전이 발생하고 방전에 의한 발광이 급격하게 상승하는 경우 보다도 약하다. 즉 보조 기입 펄스(Pv3)를 둔파상으로 함으로서 불필요한 발광을 억제하여 콘트라스트를 높일 수 있다. 둔파상으로 하는 경우에는 전원과 서스테인 전극(X) 사이에 저항을 삽입하면 좋다. 저항이 개재하는 만큼 전압천이의 시정수가 증대하고, 펄스의 상승이 완만하게 된다.

이상의 각 실시형태에서는 구동의 대상을 면방전 형식의 PDP(1)로 했으나 쌍을 이루는 2개의 전극(X, Y)을 전면측의 기판과 배면측의 기판으로 나누어 서로 교차하도록 배치한 2전극 구조의 대향방전 형식의 PDP에도 본 발명을 적용할 수 있다. 구동조건은 예시한 수치로 한정하지 않고, 패널 구조에 따라서 적의 변경가능하다. 반드시 리셋 기간(TR)에서 자기 방전을 발생시킬 필요는 없다. 예를 들어 소거 어드레스 형식을 채용하는 경우에는 모든 셀에 자기 방전이 일어나지 않는 정도의 벽전하를 대전시킨다.

발명의 효과

청구항 1내지 청구항 6의 발명에 의하면, 전면 기입 과정에 있어서, 벽전하의 잔존 유무에 관계없이 모든 셀을 균등하게 대전시킬 수 있고, 산란이 없는 고품위의 표시를 실현할 수 있다.

청구항 2의 발명에 의하면 기입 어드레스 형식의 표시 제어의 신뢰성을 높일 수 있다.

청구항 4의 발명에 의하면 서스테인을 위한 전원을 사용하여 보조 기입 전압을 인가할 수 있으므로 기입 준비 과정을 행함으로써 구동 회로의 복잡화를 회피할 수 있다.

청구항 5의 발명에 의하면 대전을 균등화 하기 위한 방전을 더 확실하게 발생시킬 수 있다.

청구항 6의 발명에 의하면 불필요한 발광을 억제하여 콘트라스트의 저하를 방지할 수 있다.

(57) 청구의 범위

청구항 1.

화면을 구성하는 모든 셀에 대해서 방전 개시 전압을 초과하는 기입 전압을 인가하고, 상기 모든 셀에서 방전을 발생시켜 벽전하를 대전시키는 전면 기입 과정을 포함하는 AC형 PDP의 구동방법으로서,

상기 전면 기입 과정 전에, 상기 모든 셀에 대해서 방전 개시 전압보다 낮고 또 상기 기입 전압과 동극성의 보조 기입 전압을 인가함으로써, 그 인가 전에 벽전하가 존재한 셀인 대전 셀에서 방전을 발생시켜 상기 대전 셀의 벽전하의 극성을 반전시키는 기입 준비 과정을 행하고,

상기 전면 기입 과정에서의 상기 기입 전압의 인가를 상기 대전 셀에 상기 보조 기입 전압의 인가에 호응한 방전으로 발생한 공간 전하가 잔존하고 있는 기간 내에 행하는 것을 특징으로 하는 AC형 PDP 구동 방법.

청구항 2.

화면을 구성하는 모든 셀에서 자기 방전을 발생시켜 상기 화면의 대전 상태를 균등화 하는 리셋 과정과, 표시 내용에 따른 특정의 셀에 벽전하를 대전 시키는 어드레싱 과정과, 방전 개시 전압보다 낮은 파고치의 서스테인 펄스를 인가하여 표시 내용을 유지하는 서스테인 과정을 반복하는 AC형 PDP의 구동방법으로서,

상기 리셋 과정에 있어서

상기 모든 셀에 대해서 방전개시 전압보다 낮은 보조 기입 전압을 인가함으로써 그 인가전에 벽전하가 존재하는 셀인 대전 셀에서 방전을 발생시켜 상기 대전 셀의 벽전압의 극성을 반전시키고,

상기 대전 셀에 상기 보조 기입 전압의 인가에 호응한 방전으로 발생한 공간전하가 잔존하고 있는 기간내에, 상기 모든 셀에 대해서 방전 개시 전압을 초과하고 또 상기 보조 기입 전압과 동극성의 기입 전압을 인가하여, 상기 모든 셀에서 방전을 발생시켜 상기 자기 방전에 적합 량의 벽전하를 대전시키는 것을 특징으로 하는 AC형 PDP의 구동방법.

청구항 3.

제1항 또는 제2항에 있어서,

상기 보조 기입 전압의 인가로부터 상기 기입 전압의 인가까지의 시간 간격을 10 내지 20 μ s로 하는 것을 특징으로 하는 AC형 PDP의 구동방법.

청구항 4.

제2항에 있어서,

상기 보조 기입 전압으로서 파고치가 상기 서스테인 펄스와 동등하고, 또 펄스폭이 상기 서스테인 펄스보다 짧은 전압 펄스를 인가하는 것을 특징으로 하는 AC형 PDP의 구동방법.


청구항 5.

제2항에 있어서,


상기 보조 기입 전압으로서 파고치가 상기 서스테인 펄스 보다 낮고, 또 펄스 폭이 상기 서스테인 펄스 보다 긴 전압 펄스를 인가하는 것을 특징으로 하는 AC형 PDP의 구동방법

청구항 6.


제2항에 있어서,



도면 3



도면 4a



출력 일자: 2001/11/24

발송번호 : 9-5-2001-032065384

수신 : 서울 강남구 역삼1동 649-4 한덕빌딩 2층

발송일자 : 2001.11.23

김영호 귀하

제출기일 : 2002.01.23

135-912

특허청 의견제출통지서

출원인 성명 엘지전자주식회사 (출원인코드: 119980002758)

주소 서울시영등포구여의도동20번지

대리인 성명 김영호

주소 서울 강남구 역삼1동 649-4 한덕빌딩 2층

출원번호 10-1999-0063225

발명의 명칭 플라스마 디스플레이 패널 및 그 구동방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서 또는/및 보정서를 제출하여 주시기 바랍니다. (상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인통지는 하지 않습니다.)

[이유]

이 출원의 특허청구범위 전항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다.

이 출원은 특허청구범위의 기재가 아래에 지적한 바와 같이 불비하여 특허법 제42조제4항의 규정에 의한 요건을 충족하지 못하므로 특허를 받을 수 없습니다.

- 아래 -

- 본원은 더미 전극을 구비하고 보조 기입펄스를 인가하는 수단을 구비한 플라스마 표시패널의 구동방법에 관한 내용으로, 청구범위 제 1항은 더미 공간상에 형성되어 어드레스 기간 동안에 하전 입자를 공급하기 위한 더미 전극(a)을 구비함이나, 대한민국 공개특허공보 97-17824(1)에서 데이터의 기입을 위한 펄스를 공급하는 주사 전극외에 이를 보조하기 위한 보조전극을 설치하여 보조 기입펄스를 공급하는 수단을 구비하고 있고, 대한민국 공개특허공보 98-42245(2)에서 보조전극 없이 쓰기 방향의 시간차를 이용하여 보조기입펄스를 공급하는 수단을 구비하고 있어, 상기 인용참증 1과의 차이가 표현상(더미전극과 보조전극)의 차이이므로 상기 인용참증(1)과 (2)에 의하여 당업자가 본원발명을 용이하게 유추할 수 있고 발명할 수 있는 정도라 판단됩니다. 제 2항과 제 3항은 제 1항이 종속항이고, 더미전극에 펄스를 공급하는 수단에 대하여 기재하고 있어, 상기 인용참증의 내용을 벗어나지 못하고 있으며, 제 4항내지 제 12항에서는 상기 전극에 공급되는 펄스의 종류, 펄스의 극성 및 프라임 펄스의 공급등에 대하여 기재하고 있으나, 이는 상기 인용참증에서 사용하고 있는 용어(벽전하 형성을 위한 프라임펄스 공급은 상기 인용참증에서의 보조기입펄스에 의한 벽전하 형성과 실질적으로 동일한 내용임)의 차이 즉, 표현상의 차이이고, 그 내용에서 유사하거나 실질적으로 동일합니다. 따라서 청구범위 전항은 상기 인용참증(1)과 (2)에 의하여 당업자가 본원발명을 용이하게 유추할 수 있고 발명할 수 있는 정도라 판단됩니다(제 29조 제 2항).
- 본원의 패널 발명과 관련하여 더미전극을 배치함에 있어 그 위치와 형태를 전혀 기재하지 않고 있어, 어느 전극과 어느 시점에 방전하는지 알 수 없고, 또한 원하지 않은 전극과의 방전에 의한 오동작의 우려가 있어, 발명의 기술 내용이 불명확합니다. 본원의 구동방법과 관련하여 더미전극에 펄스를 공급함에 있어 펄스의 크기와 펄스의 공급시점등에 대한 기술내용이 없어, 이 또한 발명의 기술 내용이 불명확한 부분입니다. 즉, 청구범위 전항에 걸쳐 발명을 이루고자 필요로 하는 구성요소의 절대부족으로 인하여 발명의 목적 달성이 극히 의문시됩니다(제 42조 제 4항 제 2,3호).

[첨 부]

첨부 1 인용참증 1

첨부 2 인용참증 2

끝.

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☒ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.